王森岭博士于2014年获日本九州工业大学计算机科学与电子学系博士学位。随后加入日本国立爱媛大学理工学研究科，担任助理教授。2017年晋升为特任讲师（硕士生导师），2025年晋升为特任副教授（博士生导师）。
研究兴趣包括超大规模集成电路的在线测试、低功耗测试、可测试性设计、3D堆叠IC测试以及硬件测试安全。目前已在IEEE、ACM、IEICE等国际顶级期刊和会议上发表论文60余篇，出版英文专著《3D堆叠IC测试技术》1部，并拥有国际专利1项。他主持了日本学术振兴会（JSPS）青年科学基金项目1项和科学研究费基盘C项目2项，同时担任由JSPS和中国国家自然科学基金委员会（NSFC）资助的中日双边联合研究项目（2023–2026年）的日方负责人。此外，他与瑞萨电子、富士通、三菱电机等知名企业开展合作研究，涉及车规芯片功能安全、3D-IC可测试性技术、基于FPGA的AI加速器设计以及AI机器人等前沿方向。
IEEE、ACM、IEICE、IPSJ和JIEP的会员，担任多个国际会议的程序和委员会成员，同时也是IEEE （TCAD，TVLSI，TCAS），ACM，IPSJ，IEICE等计算机领域学术期刊的审稿人。此外还是日本边界扫描技术研究会和SLDM、VLD研究会专家委员会的成员。
校内合作导师：倪天明